迪士尼彩乐园2网址 2nm芯片发布，剑指英伟达

淌若您但愿不错经常碰头，宽贷标星保藏哦~

近日，Marvell展示了其用于下一代 AI 和云基础局面的首款 2nm 硅片 IP。该责任硅片接收台积电的 2nm 工艺坐褥，是 Marvell 平台的一部分，用于开发定制 XPU、交换机和其他时代，以匡助云职业提供商普及其公共运营的性能、后果和经济后劲。

Marvell暗意，公司的平台策略以开发全面的半导体 IP 居品组合为中心，包括电气和光学串行器/反串行器 (SerDes)、2D 和 3D 引诱的芯片到芯片互连、先进的封装时代、硅光子学、定制高带宽存储器 (HBM) 缱绻架构、片上静态迅速存取存储器 (SRAM)、片上系统 (SoC) 结构和缱绻结构接口（如 PCIe Gen 7），它们可手脚开发定制 AI 加快器、CPU、光学 DSP、高性能交换机和其他时代的基础。

此外，Marvell 还提供了 3D 同步双向 I/O，运行速率高达 6.4 Gbits/秒，用于联结芯片里面的垂直堆叠芯片。如今，联结芯片堆栈的 I/O 旅途经常是单向的。转向双向 I/O 使假想东说念主员大致将带宽提高两倍和/或将联结数目减少 50%。

3D 同步双向 I/O 还将为芯片假想东说念主员提供更大的假想生动性。现在伊始进的芯片最初了将晶体管图案形容到硅片上的光罩或光掩模的尺寸。为了加多晶体管数目，预测总计先进节点处理器中约有 30% 将基于小芯片假想，行将多个芯片组合到团结个封装中。借助 3D 同步双向 I/O，假想东说念主员将大致将更多芯片组合成越来越高的堆栈，以用于 2.5D、3D 和 3.5D 引诱，这些引诱比传统的单片硅片引诱提供更多功能，同期仍能像单个引诱同样运行。

Marvell暗意，鉴于预测每年 TAM 增长率为 45%，预测到 2028 年定制硅片将占据加快缱绻阛阓的约 25%。换而言之，Marvell将有望给英伟达带来新的挑战。

2nm，早已发布

早在2024年3月，Marvell就推出了其新的2nm IP 时代平台，该平台成心针对基于台积电 2nm 级工艺时代（可能包括 N2 和 N2P）制造的加快基础局面定制芯片而量身定制。该平台包括开发云优化加快器、以太网交换机和所必需的时代。

在Marvell看来，2nm 平台将使 Marvell 大致提供高度互异化的模拟、搀和信号和基础 IP，以构建加快基础局面。咱们与台积电在 5nm、3nm 以及现在的 2nm 平台上的谄谀，关于匡助 Marvell 拓展硅片所能杀青的极限起到了进攻作用。”

2nm 平台基于 Marvell 庸碌的 IP 居品组合，其中包括大致杀青最初 200 Gbps 速率的先进 SerDes、处理器子系统、加密引擎、SoC 结构和高带宽物理层接口。这些 IP 关于开发和坐褥一系列引诱至关进攻，举例定制缱绻加快器和光互连数字信号处理器。它们正在成为 AI 集群、云数据中心和其他营救用于 AI 和 HPC 责任负载的机器的基础局面的通用构建块。

同时威尔斯都开始支配球了。之所以这样，还是因为现在后场的压力非常大，只是威尔斯的失误还是太多了。特别是弗格下场，威尔斯是无法完成这样的任务。

诚然这些 IP 关于多样处理器、DSP 和网罗引诱至关进攻，但重新运转开发它们（尤其是关于依赖于全栅极纳米片晶体管的台积电 2nm 级工艺时代）既清苦又耗时，或然后果低下，无论是从芯片空间照旧经济角度来看皆是如斯。这恰是 Marvell 的 IP 居品组合有望大显神通的场地。

在更早之前，Marvell凭借其 5nm 平台，从快速扈从者调动为将先进节点时代引入基础局面硅片的率领者。Marvell紧随自后，推出了多款 5nm 假想，并推出了首款基于台积电 3nm 工艺的基础局面硅片居品组合。

恰是基于这些究诘基础上，Marvell火力全开。

定制HBM 架构横空出世

据接洽报说念，Marvell在前年12月发布的一种新的定制 HBM 缱绻架构，使 XPU 大致杀青更高的缱绻和内存密度。该新时代可供其总计定制硅片客户使用，以提高其定制 XPU 的性能、后果和 TCO。Marvell 正在与其云客户和最初的 HBM 制造商 Micron、三星电子和 SK 海力士谄谀，为下一代 XPU 界说和开发定制 HBM 治理决策。

Marvell暗意，HBM 是 XPU 中的要道组件，接收先进的 2.5D 封装时代和高速行业设施接口。可是，现时基于设施接口的架构限制了 XPU 的扩张。新的 Marvell 定制 HBM 缱绻架构引入了定制接口，以优化特定 XPU 假想的性能、功率、芯片尺寸和资本。这种方法接洽了缱绻硅片、HBM 堆栈和封装。

但是，HBM 内存葬送了容量和可扩张性，调换了更高的带宽。一般来说，HBM 部署在 CPU 和加快器或 XPU 摆布的花样是，它通过联结两块硅片的硅中介层上的设施领会进行联结。XPU 经常有两个或更多个 HBM 堆栈，由 DRAM 堆栈和基片构成。

为此，通过定制 HBM 内存子系统（包括堆栈自身），Marvell 正在鼓励云数据中心基础局面的定制化。Marvell 正在与主要的 HBM 制造商谄谀，以履行这种新架构并知足云数据中心运营商的需求。

Marvell 定制 HBM 缱绻架构通过序列化和加快其里面 AI 缱绻加快器硅片与 HBM 基片之间的 I/O 接口来增强 XPU。与设施 HBM 接口比拟，这可提高性能并将接口功耗诬捏高达 70%。优化的接口还减少了每个芯片所需的硅片空间，从而允许将 HBM营救逻辑集成到基片上。这些节俭的空间（高达 25%）可用于增强缱绻智商、添加新功能，并营救高达 33% 的 HBM 堆栈，从而加多每个 XPU 的内存容量。这些改良提高了 XPU 的性能和能效，同期诬捏了云运营商的 TCO。

在Marvell看来，这种调动是定制 XPU 总体趋势的一部分，将对 XPU 的性能、功耗和假想产生根柢而深刻的影响。HBM 于 2013 年发明，由垂直堆叠的高速 DRAM 构成，迪士尼彩乐园官网这些 DRAM 位于一个称为 HBM 基片的芯片上，该芯片收敛 I/O 接口并管制系统。基片和 DRAM 芯片通过金属凸块联结。

垂直堆叠灵验地让芯片假想东说念主员大致加多围聚处理器的内存量，从而提高性能。几年前，伊始进的加快器包含80GB 的 HBM 2。来岁，最高水准将达到 288GB。

尽管如斯，对更大内存的需求仍将执续，这给假想师带来了节俭空间、功耗和资本的压力。HBM 面前可占 XPU 里面可用空间的 25%，占总资本的 40% 。HBM 4是现时的顶端设施，具有由 32 个 64 位通说念构成的 I/O - 浩大的尺寸如故使芯片封装的某些方面变得极其复杂。

Marvell 定制 HBM 缱绻架构波及优化基础 HBM 芯片卓越接口，面前围绕 JEDEC 设施假想，其治理决策流程独到假想，以与主机 AI 缱绻芯片的假想、特点和性能计议相吻合。

思象一下，超大限制企业思要一个 AI 推理 XPU，用于挤进密集交易区或城市走廊的角落数据中心。资本和功耗将处于高位，而十足缱绻性能可能不那么进攻。定制 HBM 治理决策可能波及减小 AI 缱绻芯片的尺寸，以节俭芯片尺寸和功耗，而其他接洽则高于其他接洽。

另一方面，为大限制 AI 测验集群提供能源的 XPU 的 HBM 子系统可能会针对容量和高带宽进行养息。在这种情况下，要点可能是减小 I/O 接口的大小。减小 I/O 大小会在芯片侧面所谓的“beachfront ”上为更多接口腾出空间，从而提高总带宽。

高性能XPU饰演进攻脚色

在推出定制的HBM架构之后，Marvell带来了全新的XPU。

Marvell暗意，新的定制HBM架构使客户大致将 CPO 无缝集成到其下一代定制 XPU 中，并将其 AI 职业器的限制从面前使用铜互连的机架内数十个 XPU 扩张到使用 CPO 的多个机架中的数百个 XPU，从而提高 AI 职业器的性能。翻新的架构使云超大限制提供商大致开发定制 XPU，以杀青更高的带宽密度，并在单个 AI 职业器内提供更长距离的 XPU 到 XPU 联结，同期具有最好蔓延和功率后果。该架构现已可供 Marvell 客户的下一代定制 XPU 假想使用。

Marvell 定制 AI 加快器架构使用高速 SerDes、芯片到芯片接口和先进封装时代，将 XPU 缱绻硅片、HBM 和其他芯片与 Marvell 3D SiPho 引擎整合在团结基板上。这种方法无需电信号离开 XPU 封装进入铜缆或穿过印刷电路板。借助集成光学器件，XPU 之间的联结不错杀青更快的数据传输速率和比电缆长 100 倍的距离。这不错在 AI 职业器内杀青跨多个机架的扩张联结，并具有最好蔓延和功耗。

CPO 时代将光学元件平直集成在单个封装内，从而最大戒指地裁减了电气旅途长度。这种细腻耦合可权贵减少信号损耗、增强高速信号无缺性并最大戒指地减少蔓延。CPO 运用高带宽硅光子光学引擎来提高数据费解量，与传统铜联结比拟，硅光子光学引擎可提供更高的数据传输速率，何况不易受到电磁过问。这种集成还通过减少对高功率电气驱动器、中继器和重定时器的需求来提高电源后果。通过杀青更长距离和更高密度的 XPU 到 XPU 联结，CPO 时代促进了高性能、高容量扩张 AI 职业器的开发，从而优化了下一代加快基础局面的缱绻性能和功耗。

业界首款 Marvell 3D SiPho 引擎在 OFC 2024 上初次亮相，营救 200Gbps 电气和光学接口，是将 CPO 整合到 XPU 中的基本构建模块。Marvell 6.4T 3D SiPho 引擎是一款高度集成的光学引擎，具有 32 个 200G 电气和光学接口通说念、数百个组件（举例调制器、光电探伤器、调制器驱动器、跨阻放大器、微收敛器）以及多量其他无源组件，这些组件集成在一个融合的引诱中，与具有 100G 电气和光学接口的同类引诱比拟，可提供 2 倍的带宽、2 倍的输入/输出带宽密度和 30% 的每比特功耗诬捏。多家客户正在评估该时代，以将其集成到其下一代治理决策中。

八年多来，Marvell 为连气儿几代高性能、低功耗的COLORZ 数据中心互连光学模块提供了硅光子时代。该时代已通过稠密最初的超大限制数据中心的认证并干涉无数目坐褥，以知足其束缚增长的数据中心到数据中心的带宽需求。Marvell 硅光子器件的现场运行时辰已最初 100 亿小时。

Marvell 一直是改变互连时代的前驱，致力于于提高加快基础局面的性能、可扩张性和经济性。Marvell 互连居品组合包括用于定制 XPU 内高性能通讯的高性能 SerDes 和 die-to-die时代 IP、用于在团结板上杀青 CPU 和 XPU 之间高效短距离联结的PCIe 重定时器、用于克服内存挑战的冲突性CXL 引诱、用于机架内短距离联结的有源电缆和有源光缆数字信号处理器、用于数据中心内机架到机架联结的束缚扩张的PAM 光学 DSP以及用于联结相距数千公里的数据中心的接洽 DSP 和数据中心互连模块。

正如许多著作报说念，Marvell 和 Broadcom皆是云超大限制企业的主要定制 ASIC 芯片提供商。举例，亚马逊多年来一直与 Marvell 谄谀开发 AWS Trainium，这是其用于 AI 测验和推理责任负载的里面 AI 芯片。AWS Trainium2 已被亚马逊和其他谄谀伴伴接收。在亚马逊最近的财报电话会议上，管制层泄露，亚马逊与 Anthropic 谄谀建筑了 Project Rainier，这是一个用于 AI 责任负载的 Trainium 2 超等职业器集群。亚马逊缱绻在本年晚些时候推出其下一代 Trainium 3 芯片。

因此，上述XPU的新冲突对Marvell 来说很进攻，因为他们的 ASIC 时代不错络续营救超大限制企业和 AI 模子公司开发我方的 GPU/XPU 芯片，为 Nvidia和 AMD提供具有资本效益的替代决策。

在 2025 财年第三季度财报电话会议上，Marvell 指出，其与 Hyperscalers 的定制硅片谄谀伴伴关系的产量增长强于预期。管制层对将来定制硅片的增长充满信心。换而言之，在定制硅片需求加多的推动下，Marvell 的增长将在不久的将来加快。

半导体宏构公众号推选

专注半导体范畴更多原创实质

关怀公共半导体产业动向与趋势

*免责声明：本文由作家原创。著作实质系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或营救，淌若有任何异议，欢招待洽半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第4053期实质，宽贷关怀。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的实质就点“在看”共享给小伙伴哦

• 迪士尼彩乐园2网址
• 发布
• 新篇
• 简直
• 2nm